Fraunhofer IPMS Dresden realisiert hochdichte Chiplet-Systeme auf Wafer-Ebene
Durchbruch in der Chip-Fertigung: Im Rahmen der europäischen Pilotlinie APECS hat das Fraunhofer-Institut für Photonische Mikrosysteme IPMS in Dresden eine Methode entwickelt, mit der verschiedene Chip-Bausteine fast nahtlos zu einer Einheit verschmelzen.
Durch das präzise Einbetten kleiner Chiplets in spezielle Silizium-Taschen (Pockets) ist es erstmals gelungen, die Vorteile eines kompakten Einzelchips mit der Flexibilität modularer Systeme zu verbinden. Dieser Erfolg belegt die Machbarkeit der sogenannten Quasi-monolithischen Integration (QMI) und schließt die Lücke zwischen klassischem Chip-Packaging und modernster Halbleiterfertigung.
Die steigenden Anforderungen an Komplexität, Rechenleistung und Systemkompaktheit verlangen nach radikal neuen Ansätzen in der Halbleiterfertigung. Die Vision einer zukunftsfähigen Mikroelektronik sieht Systeme vor, die so leistungsfähig wie ein einzelner Chip sind, dabei aber die Flexibilität eines modularen Baukastens bieten. Innerhalb von APECS, der Pilotlinie für “Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems”, verfolgt das Fraunhofer IPMS daher den Ansatz der Quasi-monolithischen Integration (QMI): Ziel ist es, unterschiedliche Chip-Komponenten wie Ansteuerelektronik, Sensoren oder mikro-elektromechanische Komponenten (MEMS) so effizient auf Wafer-Ebene zu vereinen, dass die Vorteile eines kompakten Einzelchips erhalten bleiben.
- Von der Theorie zur Realität: Pockets, Placement und Einbettung
Forschende am Fraunhofer IPMS konnten nun den ersten kritischen Meilenstein der QMI-Roadmap erfolgreich demonstrieren. “Grundlage der QMI sind Silizium-Wafer mit strukturierten Aussparungen (Pockets). In diese sogenannten Pocketwafer wurden erstmals Dummy Chiplets eingebracht und die Oberfläche für die nachfolgende Backend-of-Line-Verdrahtung mit einer Passivierungsschicht geebnet”, erklärt Dr. Lukas Lorenz, Gruppenleiter am Fraunhofer IPMS. “Damit entsteht eine nahezu monolithische Systemarchitektur, die höchste Integrationsdichte mit modularer Erweiterbarkeit vereint.” Dieser Erfolg ebnet den Weg für die industrielle Reife der gesamten Prozesskette für künftige industrielle Anwendungen.
- Technologische Vorteile: Höhere Systemleistung bei maximaler Kompaktheit
Die QMI-Technologie bietet signifikante Vorteile gegenüber herkömmlichen Packaging-Verfahren. Die Basis hierfür ist die Anordnung der Chiplets auf einem aktiven oder passiven Wafer-Substrat mit einem gemeinsamen Interconnect-Stack. Da die Kontaktierung anschließend innerhalb der Frontend-Linie erfolgt, lassen sich weitaus höhere Verbindungsdichten realisieren als bei klassischen Verfahren. Dies führt zu folgenden Mehrwerten:
- Höhere Leistungsfähigkeit: Verkürzte Signalwege reduzieren Verluste und Latenzen und erhöhen die Verarbeitungsgeschwindigkeit auf Systemebene.
- Zuverlässigkeit: Die Reduktion mechanischer Schnittstellen erhöht Robustheit und Lebensdauer der Systeme.
- Kompaktheit: QMI spart erheblich Platz, da die Elemente nahezu monolithisch integriert sind.
- Kosteneffizienz: Die Kombination modularer Chiplet-Ansätze ermöglicht eine wirtschaftliche Höchstintegration bei gleichzeitig kurzen Innovationszyklen und hoher Skalierbarkeit.
Diese Vorteile prädestinieren die quasi-monolithische Integration für Innovationen wie hochintegrierte SoC (System-on-Chip) für KI-Anwendungen (Sensor-KI) sowie intelligente Transceiver mit hoher Bandbreite.
- Ausblick: Industrielle Anwendung
Dr. Lukas Lorenz betont: “Obwohl der aktuelle Demonstrator auf Dummy-Strukturen basiert, ist die Prozesskette auf reale Kundenanwendungen übertragbar. Damit wird eine skalierbare Integrationsarchitektur für zukünftige heterogene Systemlösungen möglich.” Das Fraunhofer IPMS adressiert damit industrielle Partner, deren Produkte von einer hochdichten Integration unterschiedlicher Technologien profitieren können. Die im Rahmen von APECS entwickelten Ansätze bilden somit die Grundlage, um die QMI zeitnah in produktnahe Fertigungsumgebungen zu überführen. Weitere Informationen stehen auf der Webseite des Fraunhofer IPMS zur Verfügung.
APECS wird durch Chips Joint Undertaking und durch nationale Förderungen von Belgien, Deutschland, Finnland, Frankreich, Griechenland, Österreich, Portugal und Spanien im Rahmen der “Chips for Europe” Initiative kofinanziert. Die Gesamtfinanzierung für die APECS-Pilotlinie beläuft sich auf 730 Millionen Euro über 4,5 Jahre.